This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07038104 A

(43) Date of publication of application: 07.02.95

(51) Int. CI

H01L 29/78 H01L 21/336 H01L 21/28

(21) Application number: 05180968

(22) Date of filing: 22.07.93

(71) Applicant

TOSHIBA CORP

(72) Inventor.

OGURO TATSUYA KUNISHIMA IWAO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract

PURPOSE: To form a metal silicide film of excellent element characteristics by a method wherein the second film consisting of a metal compound is deposited on the specific metal film formed on an Si substrate, an annealing treatment is conducted thereon, and after a metal silicide has been formed on a diffusion layer by having the metal film reacted with Si, the non-reaction metal film and the second film are removed.

CONSTITUTION: A shallow diffusion layer 6 is formed on a source and drain region by ion-implanting As under the condition of acceleration voltage of 30KeV and the dosage of 5x1013cm-2 using a gate electrode 3 as a mask. A deep diffusion layer 6 is formed on the source and drain region by ion- implanting As under the condition of acceleration voltage of 40KeV and the dosage of 5x1015cm-2 using the gate electrode 3 and a gate side wall 4 as a mask. Then, Ni 2 and TiN 1 are continuously deposited on the whole surface of a wafer. An Ni silicide 9 is formed on the surface of the diffusion layer 6 and the gate electrode 3 by having NI reacted with Si. Also, the unreacted Ni 2 and TiN I on the insulating film are removed, and the Ni silicide 9 is left on the diffusion layer 6 and the gate electrode' 3 only. Besides, Co or Pt may be used in place of Ni.

COPYRIGHT: (C)1995,JPO



mimosa

(19)日本国特許庁 (JP)

William Contraction

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-38104

(43)公開日 平成7年(1995)2月7日


(51)IntCL* H01L 29/78	裁別記号 广内整理番号	FI			ŧ	技術投示	新
21/338 21/28	3 0 1 S 7376-4M 7514-4M	H01L	29/ 78	301	P		
		審査請求	未請求	請求項の数 6	OL	(全 7]	頁)
	特顧平5-180968 平成5年(1993)7月22日	(71)出職人	000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 大黒 達也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内				
		(72)発明者					
		(72)発明者	神奈川以	慢 関川崎市幸区小道 東芝研究開発セン			栋
-		(74)代理人		則近 憲佑	- •	-	

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【構成】 Si基板7上にゲート電極3及びソース・ドレインとなる拡散層6を形成する工程と、前記Si基板7全面にNi2を堆積する工程と、このNi2上に金属化合物膜1を堆積させる工程と、前記Si基板7をアニールすることによりNiとSiを反応させ、ゲート電極3上及びソース・ドレインとなる拡散層6上にNiシリサイド9を形成する工程と、未反応の前記Ni2とNi上の前記金属化合物膜1を除去する工程とを有する。

【効果】 拡散層上のNiシリサイドに絶縁膜を形成しないように、Niシリサイドを安定に成膜させ、素子の特性向上を違成することができる。



【特許請求の範囲】

【請求項1】 Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si基板金面にNi、CoあるいはPtのうち少なくとも1つの金属からなる第1の膜を形成する工程と、この第1の膜上に金属化合物からなる第2の膜を堆積させる工程と、前記Si基板をアニールすることにより前記第1の膜(Ni、CoあるいはPtのうちいずれか1つの金属)とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜とこの第1の膜上の前記第2の膜を除去する工程とを有することを特徴とする半導体装置の製造方法。

1

【請求項2】 前記アニールの温度は400~700℃ であることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si基板全面にNi、CoあるいはPtのうちいずれか1つの金属からなる第1の膜を形成する工程と、前記Si基板を300~400℃の温度でアニールすることにより前記第1の膜とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜を除去する工程と、この第1の膜を除去したSi基板を400~500℃の温度でアニールする工程とを有することを特徴とする半導体装置の製造方法。

【請求項4】 Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si基板全面にNi、CoあるいはPiのうちいずれか1つの金額からなる第1の膜を形成する工程と、この第1の膜上に金属化合物膜からなる第2の膜を堆積させる工程と、前記Si基板を300~400℃の温度でアニールすることにより前記第1の膜とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜とこの第1の膜上の前記第2の膜を除去する工程と、前記第1の膜と前記第2の膜を除去したSi基板を400~500℃の温度でアニールする工程とを有することを特徴とする半導体装置の製造方法。

【請求項5】 前記第2の版としてTiNを用いること。 を特徴とする請求項1または4記載の半導体装置の製造 方法。

【請求項6】 前記第2の膜は、前記アニールで前記第 1の膜と反応しないことを特徴とする請求項1または4 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法に係り、特にMOSトランジスクの製造方法に関する。

[0002]

【従来の技術】Niシリサイド膜をLDD構造のMOSトランジスタのゲート電極および拡散層上に形成する場合の従来例を図面を参照しながら説明する。図8は従来技術によるLDDだっのNMOSトランジスタ半導体装置の製造方法である。

[0003]まず、Si基板7表面に選択酸化を施して

フィールド酸化膜5を形成し素子領域の分離を行う。次 に、S:基板7上全面を熟酸化し、続いてこの熱酸化膜 上に多結晶Szi膜を形成する。次に、ゲート電極となる 多結晶Si上にマスクを形成し、RIE法によりゲート 電極用多結晶Si3をパターニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 keV、ドーズ量5×10¹¹cm⁻¹の条件でArsをイオ ン注入し浅い拡散層6を形成する。次に、5 i 基板7上 の熱酸化膜からゲート電極用多結晶Si3上に亘ってS i Nを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSINからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ量5 ×10¹¹ c m⁻¹の条件でAsをイオン注入し深い拡散層 6 を形成する。次に、拡散層 6 上の熱酸化膜を希弗酸処 理で除去する。次に、Noi 2を基板全面に堆積する(図 8 (a))

【0004】次に、600℃程度の温度でアニールすることでNiとSiを反応させ拡散層6上及びゲート電極3上にNiシリサイド9を形成する(図8(b))。次に、硫酸と過酸化水素水の混合液でSiと反応しなかったフィールド絶縁膜5及びゲート側壁4上のNi2を選択的に除去し、前記拡散層6上及びゲート電極となる多結晶Si3上にのみNiシリサイド9を残存させる(図8(c))。

【0005】次に、例えばSiOz 膜のような絶縁膜層を設けた後、コンタクトを形成し、配線工程を経て半導体装置を形成する(図8(d))。上記のように形成したLDD構造のNMOSトランニスクにおいては、Asがイオン注入された拡散層上でアニールによりNiシリサイド膜の形成を行う際、Niが酸素と反応して絶縁膜を形成するという問題点があった。

40 [0006]

【発明が解決しようとする課題】本発明は上記問題点を 鑑みて為されたもので、素子特性の良好なNiシリサイ ド膜をゲート電極上及び拡散層上に形成する半導体装置 の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成させるために本発明の第1においては、Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si基板金面にNi、CoあるいはPiのうち少なくとも1つの金属からなる第1の膜を形成する工程と、

この第1の膜上に金属化合物からなる第2の膜を堆積させる工程と、前記Si基板をアニールすることにより前記第1の膜(NPPPCoあるいはPiのうちいずれか1つの金属)とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜とこの第1の膜上の前記第2の膜を除去する工程とを有する半導体装置の製造方法を提供する。

【0008】望ましくは、前記アニールの温度は400~700℃であると良い。本発明の第2においては、Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si基板全面にNi、CoあるいはPtのうちいずれか1つの金属からなる第1の膜を形成する工程と、前記Si基板を300~400℃の温度でアニールすることにより前記第1の膜とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜を除去する工程と、この第1の膜を除去したSi基板を400~500℃の温度でアニールする工程とを有する半導体装置の製造方法を提供する。

【0009】本発明の第3においては、Si基板上にゲ ート電極及びソース・ドレインとなる拡散層を形成する 工程と、前記Si基板全面にNi、CoあるいはPtの うちいずれか1つの金属からなる第1の膜を形成する工 程と、この第1の膜上に金属化合物膜からなる第2の膜 を堆積させる工程と、前記Si基板を300~400℃ の温度でアニールすることにより前記第1の膜とSiを 反応させ、ゲート電極上及びソース・ドレインとなる拡 散層上に金属シリサイドを形成する工程と、未反応の前 記第1の膜とこの第1の膜上の前記第2の膜を除去する。 工程と、前記第1の膜と前記第2の膜を除去したSi基 板を400~500℃の温度でアニールする工程とを有 する半導体装置の製造方法を提供する。望ましくは、前 記第2の膜としてTiNを用いるとよい。また、前記第 2の膜は、前記アニールで前記第1の膜と反応しないほ うがよい。

[0010]

【作用】NMOSトランジスクにおいて、Asがイオン 注入された拡散層上にNi、CoあるいはPtのうち例 えばNiのシリサイド膜の形成を行うと、アニール時に Niが酸素と反応して絶縁膜を形成するという問題点が あった。そこで、絶縁膜形成の過程を本発明者等が鋭意 研究した結果、次のようなことがわかった。

【0011】第1に、Si基板上にスパック法等によりNiを堆積した後、この基板を大気中で長時間放置しておくと、AsがドーピングされたSi基板上のNiに粒状の絶縁物が形成される。その状態でアニールによってシリサイド反応させると粒状の絶縁物が形成していた領域のシリサイド上に凸凹形状の絶縁膜が形成される。

【0012】第2に、長時間放置しなくてもアニールの

際にアニールガス中にOを含んだ不純物が存在すると、 Asがドーピングされた領域のNiシリサイドが反応し 絶縁膜が形成される。

【0013】第3に、シリサイド形成中に酸素と反応しなかったNiシリサイドも 登素を含む中で350℃以上にすると、酸素と反応して絶縁膜が必成される。第4に、絶縁膜形成はシリサイド形成の温度に大きく依存しており、シリゴイド形成を600℃で行うより400℃で行った方が絶縁膜形成の程度は小さい。

10 【0014】上記4つの場合にいずれも絶縁膜形成に酸素が関与している。考えられるのは形成された絶縁膜のSIMS分析でAs、Niの他に高遠度の酸素が検出されたためである(図3(a))。尚、図において、横軸は拡散層表面からの深さ、縦軸は各成分元素の含有具合を示した信号の強度である。

【0015】以上のように拡散層6上にNiシリサイド 9を形成する際Asが拡散層の場合NiとOからなる絶 線膜12が形成されるのみならず、Niシリサイドの形 状も凹凸をもち、拡散層上の抵抗を上昇させるばかりで なく、Niシリサイド9の一部は、拡散層6を突き抜け るため接合リークをももたらす(図3(b))。

【0016】このように、NMOSにNiシリサイドを 拡散層上及びゲート電極上に形成するためにはAsがイ オン注入された領域の成膜を安定させることが重要であ る。そこで本発明では、Ni上にNiが大気中の酸素と 反応するのを防ぐ材料を設けることにより、長時間大気 中に放置しあるいはシリサイド反応させるためのアニー ルの際に残留酸素が存在しても、酸素とNiが反応する のを防ぎ絶縁膜を形成するのを防ぎ、凹凸形状の絶縁膜 を形成するのを防止するようにしている。ここでは、Niが大気中の酸素と反応するのを防ぐ材料として、例え ばTiNを用いて考えてみる。

【0017】図4において(a)は、Ni上にTiNを形成しない場合、(b)はNi上にTiNを形成する場合のNiシリサイド表面のオージェ分析の結果である。図において、横軸は拡散層表面からの深さ、縦軸は各成分元素の含有量である。図4(b)で示されるように、Ni上にTiNを堆積して形成されたNiシリサイドの表面はNの含有が見られ窒化されていることがわかった。この窓化膜の存在によってNiシリサイドを酸素を含む中で350℃以上にしてもNiシリサイドが酸素と反応することにより、絶縁膜の形成を防止できることが本発明者が鋭意研究した結果確認できた。

【0018】シリサイドとなる材料の上にTiNを堆積させる構造としては、Ti/TiN構造が一般に知られている。しかし、Tiの場合、Siが拡散種となってシリサイド形成反応を起こすため、ゲート側壁やフィールド酸化膜といった絶縁膜上へシリサイドがはい上がるといった問題があり、その問題を解決するためにTiの上にTiNを堆積させ、シリサイドが成時にTiを流化さ

5

せるといったことが行われている。

【0019】今回の発明では、シリサイドとなる材料の Ni上にTiNを堆積させているが、Niの場合、Ni が拡散種となってシリサイド形成反応を起こすため、T iでみられるようなはい上がりの問題はなく、はい上が り防止のためにTiNを堆積したのではない。TiNを 堆積させる目的は、NMOSトランジスタに存在する、 Asがイオン注入されてできたN型の拡散層上に形成さ れたNiシリサイド上に絶縁膜を形成しないように、Niシリサイドを安定に成膜させ、素子の特性向上を達成 することである。

【0020】また、シリサイドの形成温度として低温の場合は、Asがイオン注入されてできたN型の拡散層上のNiシリサイドに絶縁膜が形成されなくなる。その温度は300~400℃であるが、この温度ではNiとSiの組成がNiシリサイドとは異なったものになっており抵抗が高くなってしまうが、本発明のように未反応のNiあるいはNi, TiNを除去した後、450℃程度の温度で再びアニールを行うことで組成をNiシリサイドにし、抵抗を低くすることができる。このようにアニ 20ールを2回に分けることでAsがイオン注入されてできたN型の拡散層上のNiシリサイドに絶縁膜が形成されるのを防ぎつつ、低い抵抗をもつ良好なNiシリサイドを成膜させることができる。尚、Niに限らずCoあるいはPtの場合においても同様のことが言える。

[0021]

【実施例】本発明の実施例を図面を参照して説明する。 実施例 1

図1は本発明の一実施例による半導体装置の製造方法である。

【0022】まず、Si基板7安面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7上全面を熱酸化し、続いてこの熱酸化膜 上に多結晶Si膜を形成する。次に、ゲート電極となる 多結晶Si上にマスクを形成し、RIE法によりゲート 電極用多結晶Si3をパクーニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 k le V、ドーズ量 5×1011 cm-1の条件でAsをイオ ン注入し浅い拡散層 6 を形成する。次に、S i 基板 7 上 の熱酸化膜からゲート電極用多結晶Si3上に亘ってS 40 iNを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ低5 × 1 0 15 c m 2 の条件でA s をイオン注入し深い拡散層 6を形成する。次に、拡散層6上の熱酸化膜を希弗酸処 理で除去する。次に、ウェハー全面にスパック法で内容 ★20mTiN1を連続で堆積させる(図1(a))。

【0023】その後、400~700℃で登器あるいは Ar雰囲気中でアニールし、NiとSiを反応させ拡散 50 層 6表面及びゲート電極3上にNiシリサイド9を形成する。この際、NiとTiN、SiとTiNは反応しないので、Niがシリサイドを形成する過程で影響を与えることはない。このTiNはNiを堆積してから長時間保存する際、存在する大いの検索やアニールの際に存在する残留酸素とNiが反応して凹凸形状の絶縁膜を形成するのを防ぐ(図1(b))。

【0024】 次に、硫酸と過酸化水素水の混合液で絶縁 膜上に存在する未反応のNi2とTiN1を同時に除去 し、ソース・ドレインとなる拡散層 6 上及びゲート電極 3上のみにNiシリサイド9を残存させる(図1 (c))。

【0025】次に、例えばSiOi膜のような絶縁膜層を設けた後、コンタクトを形成し、配線工程を経て半導体装置を形成する(図1(d))。

実施例2

本発明の他の実施例による半導体装置の製造方法を図2 を用いて説明する。

【0026】まず、Si基板7表面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7上全面を熱酸化し、続いてこの熱酸化膜 上に多結晶Si膜を形成する。次に、ゲート電極となる 多結晶Si上にマスクを形成し、RIE法により第二人 電極用多結晶Si3をパターニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 keV、ドーズ量5×10¹¹cm⁻¹の条件でAsをイオ ン注入し浅い払散層6を形成する。次に、Si菇板7上 の熱酸化膜からゲート電極用多結晶Si3上に亘ってS iNを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ量5 メ 10⁻¹ c m⁻¹の条件でA s をイオン注入し深い拡散層 6 を形成する。次に、拡散層 6 上の熱酸化膜を希弗酸処 理で除去する。次に、ウェハー全面にスパック法でNi 2 を堆積させる(図2(a))。

【0027】その後、300~400℃で窒素あるいは Ar雰囲気中でアニールし、NiとSiを反応させNi シリサイド9を形成する(図2(b))。この温度範囲 の場合は、Asがイオン注入されてできたN型の拡散層 上のNiシリサイドに絶縁膜が形成されなくなる。

【0028】次に、硫酸と過酸化水素水の混合液で絶縁 膜上に存在する未反応のNi2を除去した後、450℃ 程度のアニールを再度行う。その後、ソース・ドレイン となる拡散層 6 上及びゲート電極となる多結晶シリコン 3上のみNiシリサイド9を残存させる(図2 (c))。

【0029】次に、に示すように、例えばSiO: 膜のような絶縁膜層を設けた後 コンタクトを形成し、配線工程を経て半導体装置を形成する(図2(d))。アニ

30

ールが、300~400℃の範囲の温度の場合は、As 🛒 🗟 がイオン往入されてできたN型の拡散層上のNiシリサミ イドに絶縁膜が形成されなくなる。しかしながら、この 温度ではNiとSiの組成がNiシリサイドとは異なっ たものになっており抵抗が高くなってしまう。本発明の ように未反応のNiあるいはNi、TiNを除去した。 後、450℃程度の温度で再びアニールを行うことで組 成をNiシリサイドを生成し、抵抗を低くすることがで きる。このようにアニールを2回に分けることでAsが ドに絶縁膜が形成されるのを防ぎつつ、低い抵抗をもつ

良好なNiシリサイドを成膜させることができる。 【0030】上記実施例において、450℃程度の追加 のアニールは未反応のNiを除去した直後に行わなくて も配線工程後のシンターで兼わることもできる。また、 実施例1と2を組み合わせNiの上にTiNを形成し2 段階のアニールをした場合でも同様の効果が得られる。 【0031】以上本実施例においては、Niシリサイド をはりつけられた接合特性はN i シリサイドを形成する 温度に大きく依存していることが確認されている。図5 20 (a) は、400℃でシリサイド形成させたものであ り、(b)は、600℃でシリサイド形成させたものの 接合特性を現している。尚、図中横軸は逆バイアス電 圧、縦軸は接合リーク値である。これより、明らかに低 温で行った方が接合リークを起こす逆バイアス電圧が高 いため良い特性を示すことが分かる。これは、温度が高 いとシリサイド反応の際に拡散種であるNiの拡散が過 剰に起きP/N接合付近まで到るために接合リークをひ きおこすためである。このように低温である方が良い特 性であるが、図6を見ると分かる通り低温にすると抵抗 30 率が上昇するといった悪い点もある。尚、図中横軸は温 度、縦軸はシート抵抗値である。

【0032】図7はNiシリサイドの組成比を表してい るX線結果である。図中横軸は結晶方向を表し、縦軸は 強度を表している。図7のX線の結果から、NiとSi の組成比がシリサイド形成温度で異なることによること は明らかである。図7(b)は、300~400℃のア ニールを行ったときNiシリサイドの組成比を表してい る。この時、図中にはピークが現れず、組成はアニール によってNiシリサイドを形成していない。一方、図7 40 (a) は、硫酸と過酸化水素水の混合液で絶級膜上に存 在する未反応のNiとTiNを同時に選択的に除去した 後、450℃程度のアニールを再度行っている。この 時、図中に4つのピークが現れたことによって、Niシ リサイドを相転移させた時は、組成がアニールによって Niシリサイドになっていることがわかる。

【0033】なお、本発明は発明の主旨を逸脱しない限 り種々、変形してこれを利用できる。例えば、トランジ 🐰 スクはLDD特造に限定されない。また、シリサイドを 形成する材料としてはNiに限定されず、Co、Pi等 50

でもよい。また、前記シリサイドを形成する材料が大気 中の酸素と反応するのを防ぐ材料としては、TiNに同 定されず、TiC、TiW、TiB、WBz、WC、Ii N. Al N. Mg1 N1 . Ca N. Ge1 N1 . Ta N、TbNn、V 、VC、ZrN、ZrB等でもし V Section 1 The second secon

^ [0034]

《発写の効果】本発明によれば、大気中の酸素と反応す るのを防ぐ材料として、例えばTiNを堆積することに イオン注入されてできたN型の拡散層上のNiシリサイ 10 より、拡散層上の金属、例えばNiシリサイドに絶縁形 を形成していように、Niシリサイドを安定に成膜さ せ、案子の特性向上を達成することができる。また、ア ニールを2回に分けることで、N型の拡散層上のNiシ リサイドに絶縁膜が形成されるのを防ぎつつ、低い抵抗 をもつ良好なNiシリサイドを成膜させることができ

- 【図面の簡単な説明】

【図1】 本発明の半導体装置の製造方法の一実施例を 示した工程断面図。

【図2】 本発明の半導体装置の製造方法の他の実施は を示した工程断面図。

【図3】 (a)は、本発明の半導体装置の製造方法に 保わり、従来技術により形成された絶縁膜形成に関する 特性図。(b)は、本発明の半導体装置の製造方法に低 わり、従来技術により形成された絶縁膜形成に関する時 面図。

【図4】 本発明の半導体装置の製造方法に係わる鉴征 膜形成に関する特性図。

【図5】 本発明の半導体装置の製造方法に係わるトー ンジスタの接合特性図。

【図6】 本発明の半導体装置の製造方法に係わるシリ サイド形成の温度特性図。

【図7】 本発明の半導体装置の製造方法に係わるショ サイド形成に関する特性図。

【図8】 従来技術による半導体装置の製造方法を示し た工程所面図。

【符号の説明】

1 · · · TiN

 $2 \cdot \cdot \cdot Ni$

3・・・多結晶Si

4・・・ゲート側壁

5・・・フィールド酸化膜

6・・・ソース・ドレイン

フ・・・S i 基板

8・・・ゲート絶縁膜

9・・・Niシリサイド --

10··SiO2 膜

III AI配線

12·Niオキサイド

